모놀리식 SoC 대신 칩렛 기반 이종집적을 선택하는 이유를 수율과 비용 관점에서 설명하고, 칩렛이 감수해야 하는 단점은 무엇인지 말씀해 주세요.

다이 면적이 커질수록 결함 하나에 다이 전체를 버리게 되어 수율이 급격히 떨어집니다. 큰 SoC를 기능별 작은 칩렛으로 나누면 개별 다이 수율이 높아지고, 양품만 골라 조립할 수 있어 실효 비용이 내려갑니다. 또 로직은 선단 노드로, 스케일링 이득이 작은 I/O나 아날로그는 성숙 노드로 만들어 노드를 혼합할 수 있고 재사용성도 좋습니다. 단점은 다이를 나누면서 생기는 다이-투-다이 인터페이스의 지연과 전력 오버헤드, 인터포저나 브리지 같은 고밀도 패키지 비용, 정렬·본딩 난도, 테스트를 위한 KGD 확보와 열 관리 부담이 커진다는 점입니다.