HBM이 TSV 기반 적층 구조를 택한 기술적 배경을 대역폭 관점에서 설명하고, TSV 공정에서 관리가 어려운 포인트를 말씀해 주세요.

연산 성능은 빠르게 오르는데 기존 평면 배선 기반 인터페이스는 핀 수와 신호 속도에 한계가 있어 대역폭 병목이 생깁니다. HBM은 DRAM 다이를 수직으로 쌓고 TSV로 관통 연결해 수천 개 수준의 와이드 I/O를 확보하고, 배선 길이를 크게 줄여 비트당 전력도 낮춥니다. 공정 관점에서는 고종횡비 비아를 식각하고 절연·배리어·시드 후 보이드 없이 구리를 채우는 것, 이후 웨이퍼를 수십 마이크로미터로 얇게 갈면서 깨짐과 워피지를 막는 것, 범프나 하이브리드 본딩의 정렬 정밀도, 적층 후 방열, 그리고 하나만 불량이어도 전체가 버려지므로 KGD 선별 테스트가 핵심 난제입니다.