패스잇
제조·이공계 전공 · 심화

FinFET에서 GAA(나노시트) 구조로 전환하는 기술적 이유를 정전 제어력과 설계 자유도 관점에서 설명하고, 전환 시 새로 생기는 공정 난제를 말씀해 주세요.

힌트 · 게이트가 채널을 감싸는 면 수(3면 vs 4면)와 유효폭(Weff) 조절 자유도, 그리고 Si/SiGe 적층·채널 릴리즈 등 공정 난도를 함께 언급하세요.

Gate-All-Around나노시트정전 제어력단채널효과채널 릴리즈 식각

모범답안

핵심은 정전 제어력입니다. FinFET은 채널을 3면에서 제어하지만 GAA 나노시트는 4면을 완전히 감싸 게이트 길이를 더 줄여도 DIBL과 서브스레숄드 스윙 열화를 억제할 수 있습니다. 또 FinFET은 핀 높이·개수로만 Weff를 양자화해 조절하지만, 나노시트는 시트 폭을 연속적으로 바꿔 구동전류와 면적을 세밀하게 최적화할 수 있습니다. 대신 Si/SiGe 초격자 에피 성장, SiGe만 제거하는 고선택비 채널 릴리즈 식각, 시트 사이 좁은 공간에 게이트 유전막과 일함수 금속을 균일하게 채우는 ALD, 내부 스페이서 형성 등 공정 난도가 크게 올라갑니다.

읽었다면, 이제 직접 답해볼 차례예요

패스잇 앱에서 이 질문에 말로 답하면 AI가 꼬리질문까지 이어가며 1:1 코칭합니다.

함께 보는 반도체 공정 / 소자 면접 질문

← 반도체 공정 / 소자 면접 질문 전체 보기