제조·이공계 전공 · 중급
단채널 효과의 대표적인 현상들을 두세 가지 들고, 그것을 억제하기 위한 공정·구조적 방법을 설명해 주세요.
힌트 · Vth roll-off, DIBL, punch-through를 게이트 제어력 약화로 묶고, 얇은 게이트 절연막·할로 도핑·얕은 접합·다중 게이트 구조로 답하세요.
Vth roll-offDIBL펀치스루게이트 제어력할로 도핑
모범답안
채널 길이가 짧아지면 소스·드레인 공핍층이 채널 전체에서 차지하는 비중이 커져 게이트의 채널 제어력이 약해집니다. 그 결과 채널 길이 감소에 따라 Vth가 낮아지는 Vth roll-off, 드레인 전압이 장벽을 낮춰 Vth가 더 떨어지는 DIBL, 심하면 게이트와 무관하게 전류가 흐르는 펀치스루가 나타나고 서브스레숄드 스윙이 악화됩니다. 억제 방법은 게이트 절연막을 얇게 또는 High-k로 바꿔 커패시턴스를 높이고, 얕은 접합과 할로·포켓 도핑으로 공핍층 확장을 막고, 구조적으로는 FinFET이나 GAA처럼 채널을 게이트가 감싸도록 하는 것입니다.
읽었다면, 이제 직접 답해볼 차례예요
패스잇 앱에서 이 질문에 말로 답하면 AI가 꼬리질문까지 이어가며 1:1 코칭합니다.
함께 보는 반도체 공정 / 소자 면접 질문
- 노광 해상도를 결정하는 요소를 Rayleigh 식과 함께 설명하고, EUV가 도입된 이유를 말씀해 주세요.
- 이온주입에서 주입 에너지와 도즈량이 각각 무엇을 결정하고, 채널링(Channeling) 현상은 왜 문제가 되는지 설명해 주세요.
- 이온주입 후 열처리에서 급속열처리(RTA)를 사용하는 이유를 결함 회복과 도펀트 확산 관점에서 설명해 주세요.
- MOSFET의 오프 상태 누설전류 경로를 종류별로 설명하고, 저전력 소자에서 이를 줄이기 위한 방법을 말씀해 주세요.
- FinFET에서 GAA(나노시트) 구조로 전환하는 기술적 이유를 정전 제어력과 설계 자유도 관점에서 설명하고, 전환 시 새로 생기는 공정 난제를 말씀해 주세요.
- High-k 유전막을 도입할 때 게이트를 폴리실리콘 대신 메탈로 바꿔야 했던 이유를 설명하고, gate-last(RMG) 방식이 선호되는 이유를 함께 말씀해 주세요.