High-k 유전막을 도입할 때 게이트를 폴리실리콘 대신 메탈로 바꿔야 했던 이유를 설명하고, gate-last(RMG) 방식이 선호되는 이유를 함께 말씀해 주세요.

폴리실리콘 게이트는 반전 시 게이트 쪽에도 공핍층이 생겨 실효 EOT가 수 옹스트롬 늘어나는 폴리 공핍 문제가 있고, high-k 위에 올리면 페르미 준위 피닝으로 Vth 조절이 어려워지며 리모트 포논 산란으로 채널 이동도도 떨어집니다. 그래서 일함수를 설계할 수 있는 금속 게이트를 써서 NMOS·PMOS의 Vth를 각각 맞추고 공핍 문제를 없앱니다. gate-last는 더미 게이트로 소스/드레인 활성화 어닐 같은 고온 열 예산을 먼저 소화한 뒤 마지막에 high-k와 일함수 금속을 넣기 때문에, 금속의 열화나 일함수 변동, 계면층 성장 문제를 피할 수 있어 선호됩니다.