제조·이공계 전공 · 심화
특정 공정 스텝을 지난 로트부터 수율이 급락했다는 보고를 받았다면, 원인을 어떤 순서와 데이터로 좁혀가시겠어요?
힌트 · 발생 시점 특정 → 장비·챔버 공통성 분석 → 인라인 계측/결함 데이터와 웨이퍼 맵 시그니처 → 전기 특성(WAT) 대조 → 물리 분석·재현 순으로 논리를 세우세요.
공통성 분석(commonality)웨이퍼 맵 시그니처인라인 계측WAT/PCM재현 실험
모범답안
먼저 언제부터인지를 정확히 특정합니다. 정상 로트와 불량 로트의 경계 시점을 잡고, 그 구간에 걸친 장비·챔버·레시피·PM 이력·자재 로트 변경을 공통성 분석으로 봅니다. 다음으로 웨이퍼 맵 시그니처를 확인해 링, 반복, 반경 방향 등 패턴에서 원인 계열을 추정하고, 해당 스텝 전후의 인라인 데이터인 CD, 막두께, 오버레이, 결함 검사 결과를 비교합니다. 이어 WAT 파라미터로 Vth, 접촉 저항 등 어떤 전기 특성이 틀어졌는지 보고 물리적 위치를 좁힌 뒤 FIB/SEM 단면 분석으로 확정합니다. 마지막으로 의심 인자를 스플릿으로 재현해 인과를 검증하고, 조치 후 모니터링 항목과 관리 기준을 표준화합니다.
읽었다면, 이제 직접 답해볼 차례예요
패스잇 앱에서 이 질문에 말로 답하면 AI가 꼬리질문까지 이어가며 1:1 코칭합니다.
함께 보는 반도체 공정 / 소자 면접 질문
- MOSFET의 오프 상태 누설전류 경로를 종류별로 설명하고, 저전력 소자에서 이를 줄이기 위한 방법을 말씀해 주세요.
- FinFET에서 GAA(나노시트) 구조로 전환하는 기술적 이유를 정전 제어력과 설계 자유도 관점에서 설명하고, 전환 시 새로 생기는 공정 난제를 말씀해 주세요.
- High-k 유전막을 도입할 때 게이트를 폴리실리콘 대신 메탈로 바꿔야 했던 이유를 설명하고, gate-last(RMG) 방식이 선호되는 이유를 함께 말씀해 주세요.
- HBM이 TSV 기반 적층 구조를 택한 기술적 배경을 대역폭 관점에서 설명하고, TSV 공정에서 관리가 어려운 포인트를 말씀해 주세요.
- 모놀리식 SoC 대신 칩렛 기반 이종집적을 선택하는 이유를 수율과 비용 관점에서 설명하고, 칩렛이 감수해야 하는 단점은 무엇인지 말씀해 주세요.
- EUV 도입이 실제 공정 인테그레이션에서 바꾼 점을 멀티패터닝 대비 관점에서 설명하고, EUV 특유의 확률적(stochastic) 결함 문제는 왜 생기는지 말씀해 주세요.