제조·이공계 전공 · 중급
MOSFET의 오프 상태 누설전류 경로를 종류별로 설명하고, 저전력 소자에서 이를 줄이기 위한 방법을 말씀해 주세요.
힌트 · 서브스레숄드 누설, 게이트 터널링, 접합 누설(GIDL 포함)로 나누고 각각 High-k, Vth 조정, 도핑 프로파일 대책과 연결하세요.
서브스레숄드 누설게이트 터널링GIDL접합 누설High-k
모범답안
오프 누설은 크게 세 가지 경로입니다. 첫째 서브스레숄드 누설로, Vgs가 Vth보다 낮아도 확산에 의해 흐르며 Vth를 낮추거나 DIBL이 커지면 급격히 증가합니다. 둘째 게이트 누설로, 산화막이 2nm 이하로 얇아지면 직접 터널링이 일어납니다. 셋째 접합 누설과 GIDL로, 역바이어스 접합의 생성-재결합이나 게이트-드레인 중첩부의 높은 전계에서 발생합니다. 대책은 SiO2 대신 High-k로 물리 두께를 확보해 터널링을 줄이고, 멀티 Vth와 파워 게이팅으로 서브스레숄드 성분을 관리하며, 게이트-드레인 중첩과 접합 도핑 기울기를 완화하는 것입니다.
읽었다면, 이제 직접 답해볼 차례예요
패스잇 앱에서 이 질문에 말로 답하면 AI가 꼬리질문까지 이어가며 1:1 코칭합니다.
함께 보는 반도체 공정 / 소자 면접 질문
- 이온주입에서 주입 에너지와 도즈량이 각각 무엇을 결정하고, 채널링(Channeling) 현상은 왜 문제가 되는지 설명해 주세요.
- 이온주입 후 열처리에서 급속열처리(RTA)를 사용하는 이유를 결함 회복과 도펀트 확산 관점에서 설명해 주세요.
- 단채널 효과의 대표적인 현상들을 두세 가지 들고, 그것을 억제하기 위한 공정·구조적 방법을 설명해 주세요.
- FinFET에서 GAA(나노시트) 구조로 전환하는 기술적 이유를 정전 제어력과 설계 자유도 관점에서 설명하고, 전환 시 새로 생기는 공정 난제를 말씀해 주세요.
- High-k 유전막을 도입할 때 게이트를 폴리실리콘 대신 메탈로 바꿔야 했던 이유를 설명하고, gate-last(RMG) 방식이 선호되는 이유를 함께 말씀해 주세요.
- 특정 공정 스텝을 지난 로트부터 수율이 급락했다는 보고를 받았다면, 원인을 어떤 순서와 데이터로 좁혀가시겠어요?